清华大学团队晶圆级芯片研究取得新进展

发布于：2025-07-23

近期，清华大学集成电路学院尹首一、胡杨研究团队在晶圆级芯片领域的三项研究成果在2025年国际计算机体系结构研讨会（ISCA）发表。

自2020年起，尹首一前瞻性地瞄准超高性能大模型训练与推理场景，开展了晶圆级芯片这一前沿技术路线的探索。

晶圆级芯片是一种颠覆传统计算形态与半导体制造模式的前沿技术。芯片的算力与芯片内部能够集成的晶体管数量相关，能够集成的晶体管数目越多则芯片的算力越高，而晶体管数量又由单位面积的晶体管密度和芯片的面积两个关键的因素来协同决定。其中前者主要依赖于集成电路的工艺先进性，然而在我国目前面临着严重的“卡脖子”困境。而后者主要受集成电路光刻技术的制约，在现有工艺条件下只能达到858平方毫米的面积，这也制约了常规芯片能够达到的总算力上限。

在构建更大算力的系统时，常规芯片传统的封装和互连模式使得多个芯片间的互连往往需要经过中介层、基板、PCB、线缆、光模块、交换机等层层延迟，互连密度也被封装结构大幅稀释，严重制约了其性能表现。因此，在追求极致算力与能效时，我们希望能够构建更大的芯片并设计更加高效的集成方式。

晶圆级芯片是设计和制造一颗晶圆尺寸（约40000平方毫米）的超大面积芯片，实现“One Wafer One Chip”。其典型技术路线是通过在一整片晶圆上制造高密度硅互连基板，再将数十颗算力芯粒集成到硅晶圆基板上，从而构建成一整片晶圆尺寸的算力芯片。可以说，晶圆级芯片是目前为止算力节点集成密度最高的一种形态。目前国际上已有美国的Cerebras WSE系列和特斯拉Dojo系列两款晶圆级芯片产品。

为此，尹首一团队提出了晶圆级芯片“计算架构”与“集成架构”两大核心设计方法。本次ISCA的三项成果分别面向计算架构问题、集成架构问题与大模型推理任务映射问题开展研究，构建了晶圆级芯片“计算架构-集成架构-编译映射”协同设计优化方法学。

在产出高水平学术研究成果的基础上，团队联合清华系知名芯片企业研发了可重构算力网格芯粒，并联合上海人工智能实验室成功制造出国内首台基于可重构AI芯粒的12寸晶圆级芯片验证样机，验证了在次世代工艺条件下采用晶圆级集成方式赶超先进工艺芯片的理论和工程可行性，为解决国内芯片“卡脖子”难题提供了兼具引领性和可行性的技术路线。工程成果已经反哺多家产业界头部合作伙伴，实现了产学研用高效闭环。

国际计算机体系结构研讨会（ISCA）创办于1973年，是计算机体系结构领域的顶级会议，被誉为“计算机体系结构创新的风向标”，其收录成果代表了该项研究的国际前沿突破性和全球创新引领性。此次清华大学研究团队的成果入选，不仅是对其研究工作的高度认可，也彰显了我国在芯片领域的科研实力正逐步迈向国际前沿。

随着这三项研究成果的发布，预计将对汽车半导体等相关产业产生积极影响。晶圆级芯片技术的进步有望为汽车的智能化、电动化发展提供更强大的技术支撑，推动汽车半导体市场迎来新的变革与发展机遇。

【来源：中国电子报】